하이브리드 본딩 기술의 역사는 일본 소니가 이미지센서(빛을 디지털 신호로 변환하는 반도체)에 처음 적용한 2016년으로 거슬러 올라간다. 소니는 이 기술로 평면으로 배치된 화소부와 전자회로부를 수직 연결해 이미지센서 세계 1위 자리를 거머쥐었다. ‘변방의 기술’이던 하이브리드 본딩이 반도체산업의 본류로 들어온 것은 2022년이다. 세계 1위 파운드리(반도체 수탁생산) 기업 대만 TSMC가 최첨단 패키징을 도입하면서다. 칩 두께를 줄이고, 전송 속도를 높여 달라는 미국 AMD의 요구에 TSMC는 ‘SoIC(시스템온IC)’라고 이름 붙인 하이브리드 본딩 기술로 화답했다.기존 패키징보다 회로 수를 200배 이상 늘리며 성능이 검증되자 최첨단 패키징 강화에 나선 삼성전자도 뛰어들기로 했다. 업계에서는 하이브리드 본딩이 최첨단 패키징 패권을 둘러싼 최대 승부처가 될 것이라는 예상을 내놓고 있다.
문제는 구현이 쉽지 않다는 것이다. ‘하이브리드 본딩’이란 말 그대로 칩 표면에 배열된 서로 다른 성질의 재료인 산화막(SiO)과 구리(Cu)를 한 번에 붙여야 하기 때문이다. 현재 가장 앞서나간 업체는 TSMC다. 이 회사는 2022년 ‘SoIC’라는 하이브리드 본딩 브랜드를 공개했다. 당시 미국 팹리스(반도체 설계 전문 기업) AMD는 서버용 반도체 ‘에픽(EPYC) 밀란-X’에서 연산 장치와 메모리 반도체인 S램을 위아래로 포개는 ‘3D V-캐시’ 구현을 TSMC에 맡겼다.
결과는 성공적이었다. AMD와 TSMC는 “하이브리드 본딩을 도입했을 때의 회로 수가 칩을 수평으로 배치할 때보다 200배 이상, 범프로 연결했을 때 대비 15배 이상 증가했다”며 “에너지 효율성도 3배 이상 개선됐다”고 설명했다.
그러자 다른 빅테크도 TSMC의 파운드리뿐 아니라 패키징 라인에 러브콜을 보내기 시작했다. 최근에는 엔비디아가 실리콘 포토닉스(CPO)를 구현할 때 TSMC의 SoIC 기술을 활용했다. 차세대 반도체 개발에 하이브리드 본딩을 적극 활용하기 시작했다는 얘기다.
삼성은 이를 위해 HBM용 최첨단 패키징 공정 라인을 집중 설치한 충남 천안사업장에 하이브리드 본더를 여럿 배치한 것으로 확인됐다. 반도체 장비 자회사인 세메스 제품이다.
여기에 더해 삼성의 핵심 반도체 사업장인 경기 평택에도 하이브리드 본더를 들이기로 했다. 이곳에서 생산할 예정인 차세대 낸드플래시인 10세대 400단 낸드(V10)에 이 기술을 처음 적용할 것으로 알려졌다. 삼성은 낸드플래시의 셀 부분과 페리퍼럴(주변회로부) 웨이퍼를 통째로 붙이는 데 이 공정을 활용할 것으로 전해졌다. 업계 관계자는 “웨이퍼와 웨이퍼를 붙이려면 오차범위를 100㎚(나노미터·1㎚=10억분의 1m) 이내로 맞춰야 한다”며 “하이브리드 본딩을 고난도 기술로 표현하는 이유”라고 말했다.
SK하이닉스도 HBM에 이 기술을 도입하기 위해 준비하고 있다. HBM4E에 이 기술을 도입하는 것을 목표로 기존 패키징 기술인 ‘MR-MUF’와 하이브리드 본딩을 ‘투 트랙’으로 연구하는 것으로 알려졌다.
강해령 기자 hr.kang@hankyung.com
관련뉴스








