삼성전자가 경기 평택 반도체 공장에 최첨단 패키징의 ‘끝판왕’으로 불리는 하이브리드 본딩 라인 도입을 추진하고 있다. 올해 양산하는 400단대 10세대(V10) 낸드플래시에 적용하기 위한 것으로 알려졌다. 하이브리드 본딩은 칩과 칩 사이에 범프를 넣어 쌓아 올리는 기존 방식과 달리 범프 없이 적층하는 기술이다. 이 기술은 낸드플래시 외에도 고대역폭메모리(HBM) 등 반도체 제조 전 분야에 활용될 것으로 예상된다.기존 패키징보다 회로 수를 200배 이상 늘리며 성능이 검증되자 최첨단 패키징 강화에 나선 삼성전자도 뛰어들었다. 업계에서는 하이브리드 본딩이 최첨단 패키징 패권을 둘러싼 최대 승부처가 될 것이라는 예상을 내놓고 있다.
문제는 구현이 쉽지 않다는 것이다. ‘하이브리드’란 말 그대로 서로 다른 성질의 재료인 산화막(SiO₂)과 구리(Cu)를 한 번에 붙여야 하기 때문이다. 현재 가장 앞서나간 업체는 TSMC다. 이 회사는 2022년 하이브리드 본딩 브랜드 SoIC를 공개했다. 당시 미국 팹리스(반도체 설계 전문 기업) AMD는 서버용 반도체 ‘에픽(EPYC) 밀란-X’에서 연산 장치와 메모리 반도체인 S램을 위아래로 포개는 ‘3D V-캐시’ 구현을 TSMC에 맡겼다.
결과는 성공적이었다. AMD와 TSMC는 “하이브리드 본딩을 도입했을 때의 회로 수가 칩을 수평으로 배치할 때보다 200배 이상, 범프로 연결했을 때 대비 15배 이상 증가했다”며 “에너지 효율성도 세 배 이상 개선됐다”고 설명했다. 최근에는 엔비디아가 실리콘 포토닉스(CPO)를 구현할 때 TSMC의 SoIC 기술을 활용했다. 차세대 반도체 개발에 하이브리드 본딩을 적용하기 시작했다는 얘기다.
삼성은 HBM용 최첨단 패키징 공정 라인을 집중 설치한 충남 천안사업장에 하이브리드 본더를 여럿 배치한 것으로 확인됐다. 반도체 장비 자회사인 세메스 제품이다. 여기에 더해 삼성의 핵심 사업장인 평택에도 하이브리드 본더를 들이기로 했다. 이곳에서 생산할 예정인 차세대 낸드플래시인 10세대 400단 낸드(V10)에 이 기술을 처음 적용할 것으로 알려졌다. 삼성은 낸드플래시의 셀 부분과 페리퍼럴(주변회로부) 웨이퍼를 통째로 붙이는 웨이퍼-투-웨이퍼 공정을 활용할 것으로 전해졌다. 도쿄일렉트론(TEL), EVG 등이 이 분야의 강자다. 업계 관계자는 “웨이퍼와 웨이퍼를 붙이려면 오차 범위를 100나노미터 이내로 맞춰야 한다”고 말했다.
삼성전자는 HBM·3D(3차원) 패키징 공정에서 여러 개의 칩을 이어 붙이는 장비인 ‘열압착(TC) 본더’ 공급망을 다변화하는 작업에 들어갔다. TC 본더 공급업체를 확대하기 위해 싱가포르 회사인 ASMPT와 논의 중인 것으로 알려졌다. 삼성전자는 상용화한 공정인 TC-NCF 본더를 자회사 세메스와 일본 신카와로부터 가져오고 있다. 이런 삼성전자가 ASMPT, 베시 등 다양한 업체와 접점을 넓히고 있는 건 HBM4 이후 급격히 높아지는 본딩 작업 난도를 극복하려는 목적으로 해석된다.
강해령 기자 hr.kang@hankyung.com
관련뉴스








