서울대 공대 연구진이 반도체 설계 분야의 올림픽으로 불리는 세계 최고 권위 학술대회에서 최우수 논문상을 수상했다. 매년 단 한 편만 받을 수 있는 상으로, 전 세계 165편의 쟁쟁한 논문들 사이에서 수상한 것이다. 이번 수상은 한국이 20년 만에 수상한 쾌거로, 국내 반도체 회로 설계 연구 경쟁력을 크게 올린 공로로 평가받는다.
최재혁 서울대 전기정보공학부 교수 연구팀은 지난 16일 미국 샌프란시스코에서 열린 제 73회 ‘국제고체회로학회(ISSCC) 2026’에서 최우수 논문상인 ‘ISSCC 2025 Takuo Sugano Award’를 수상했다고 19일 발표했다. 해당 상은 ISSCC에서 발표된 아시아·태평양 지역 논문 가운데 기술적 완성도와 학문적·산업적 파급력을 종합적으로 평가해 매년 단 한 편에만 수여되는 최고 권위의 논문상으로, 이번에는 총 165편이 발표됐다.
ISSCC는 전기전자공학자협회(IEEE)가 주관하는 반도체 집적회로 설계 분야 최대 규모의 국제 학술대회다. 매년 글로벌 기업과 대학의 최첨단 반도체 기술이 최초 공개되는 자리다. 업계에서는 ‘반도체 설계 올림픽’으로 불릴 만큼 높은 권위를 인정받고 있다.
최 교수팀이 수상한 논문인 ‘An 850μW 2-to-5GHz Jitter-Filtering and Instant-Toggling Injection-Locked Quadrature-Clock Generator for Low-Power Clock Distribution in HBM Interfaces’는 인공지능(AI) 시스템의 핵심 반도체인 고대역폭 메모리(HBM)에서 발생하는 전력 소모 및 발열 문제를 해결할 수 있는 새로운 회로 설계 기법을 제시했다.
최신 HBM은 그래픽처리장치(GPU)와 메모리 간 초고속 데이터 처리를 위해 2000개 이상의 데이터 입출력을 동시에 구동해야 하며 이 과정에서 수 기가헤르츠(GHz) 대역의 다중위상 고주파 신호를 분배하기 위해 막대한 전력이 소모된다. 이는 HBM 발열의 주요 원인으로 지적돼 왔다.
연구팀은 고주파 다중위상 신호를 병렬로 분배하는 기존 방식 대신, 하나의 저주파 신호에 위상 정보를 직렬·순차적으로 담아 전송한 뒤 데이터 입출력 직전에 복원하는 새로운 구조를 제안했다. 이를 통해 기존 대비 전력 소모를 10분의 1 수준 이하로 줄이는 데 성공했다.
이번 수상은 서울대 연구팀이 ISSCC 2005에서 동일 상을 받은 이후 20년 만에 거둔 성과로, 한국 반도체 회로 설계 연구의 세계적 경쟁력을 다시 한 번 입증한 사례로 평가된다.
제1저자인 서정범 박사과정 연구원은 “대한민국 반도체 산업의 핵심인 HBM 분야의 발전에 실질적으로 기여할 수 있는 기술을 개발하게 되어 기쁘다”며 “치열한 글로벌 경쟁 속에서도 국내 반도체 산업의 입지를 더욱 공고히 할 수 있도록 책임감을 갖고 연구에 매진하겠다”고 밝혔다.
최영총 기자 youngchoi@hankyung.com
관련뉴스
