삼성전자가 내년 양산할 계획인 7세대 고대역폭메모리(HBM4E)부터 새로운 전력 배선 구조를 도입한다. HBM의 성능 개선을 가로막는 병목 현상을 줄이기 위한 설계 변화다.
9일 업계에 따르면 삼성전자는 지난달 미국에서 열린 세계적인 반도체 학회인 ISSCC 2026에서 HBM4E 내부에 있는 전력 배선망(PDN)을 새로운 구조로 바꾼다고 발표했다.
HBM은 5세대(HBM3E)에서 6세대(HBM4), HBM4E, HBM5로 진화할수록 용량과 대역폭이 빠르게 증가한다. 이 과정에서 데이터를 전달하는 수직 배선인 실리콘관통전극(TSV)뿐 아니라 전력 공급 배선, 금속층 역시 함께 늘어나며 칩 내부 구조가 점점 더 촘촘해진다.
문제는 같은 면적 안에 더 많은 배선을 집어넣으면서 전력 전달 효율이 떨어진다는 점이다. 배선이 가늘어지고 간격이 좁아지면 저항이 증가한다. 이로 인해 칩 내부에서 전압이 떨어지는 ‘IR 드롭’ 현상이 발생한다.
IR 드롭이 심해지면 칩을 정상적으로 동작시키기 위해 더 높은 전압을 가해야 한다. 그러면 발열이 커지고, 배선의 저항이 더 증가하는 악순환이 발생한다. 이 과정이 반복되면 성능 저하를 넘어 회로 손상이나 칩 안정성 문제까지 이어질 수 있다. 업계에서는 칩의 속도 경쟁 못지않게 칩 내부 전력망(PDN)을 얼마나 효율적으로 설계하느냐가 차세대 HBM의 핵심 기술 과제가 될 것이라는 평가가 나온다.
칩 속의 전력망은 아무런 규칙 없이 깔지 않는다. 배선끼리 서로 얽힘이 없도록 그물망 형태로 배치하는 것이 대표적인 예다. 삼성전자가 ISSCC에서 공개한 자료에 따르면 HBM 가장 아래에 있는 ‘베이스 다이’의 전력 체계도 5개 층의 배선 그물망으로 구성돼 있다.
현존 최신 제품인 HBM4의 베이스 다이 안에 있는 전력망도 빽빽하게 밀집돼 있는 모습이다. HBM과 반도체 기판이 맞닿는 가장 아랫 부분의 전력망은 마치 벌집처럼 커다란 블록이 형성돼 있고, 베이스 다이 위에 쌓인 D램으로 향할수록 전력망의 모양이 점차 좁아진다. 그러나 이런 구조에서는 마치 고속도로 톨게이트에서 차선이 급격히 좁아지면서 교통 체증이 생기는 것처럼 데이터 병목 현상이 발생하게 된다.
삼성전자는 이 문제를 해결하기 위해 배선망의 세분화를 택했다. 베이스 다이 맨 아래 빽빽하게 밀집된 배선 블록을 4개의 블록으로 쪼개고, 그 다음 층에서도 배선 블록의 개수를 늘리면서 균형을 맞췄다.
전력이 골고루 퍼지게 되면 HBM이 더 나은 속도를 구현할 수 있고, 칩 자체가 안정적으로 동작할 수 있다는 장점이 있다. 삼성전자 측은 “HBM4E의 금속 회로의 불량이 HBM4 대비 97%가 줄었고, 전력의 불안정한 공급(IR 드롭) 문제가 41%나 개선됐다”고 설명했다.
다만 이렇게 전력망을 일일이 분산 배치하면 개발 시간이 더 늦어질 수 있다. 삼성전자는 이 문제를 해결하기 위해 시놉시스, 이들이 인수한 앤시스 등 설계 검증 자동화툴(EDA) 경쟁력이 강한 회사들과 긴밀하게 협업했다. 삼성전자 측은 “범프 하나만 옮기더라도 연쇄적으로 발생하는 문제들을 해결하느라 12주가 걸렸지만, 자동 배선 배치툴을 활용해 이 시간을 2주 반으로 줄였다”고 밝혔다.
강해령 기자 hr.kang@hankyung.com
관련뉴스
