SK하이닉스가 10나노 이하 초미세 D램 제조 한계를 뛰어넘을 차세대 기술 로드맵을 10일 발표했다. 이를 통해 향후 30년간 D램 기술 진화를 지속할 기반을 구축하겠다는 전략이다.
차선용 SK하이닉스 미래기술연구원장(CTO·부사장)은 이날 일본 교토에서 열린 반도체 회로·공정 기술 분야 학술대회 ‘IEEE VLSI 심포지엄 2025’에서 기술적 한계를 넘어서기 위한 미래 D램 기술인 ‘4F²(4F 스퀘어) VG(수직 게이트)’ 플랫폼 도입을 공식화했다.
그는 “현재의 미세 공정은 성능과 용량을 개선하기 어려운 국면에 접어들고 있다”며 “이를 극복하기 위해 10나노 이하에서 구조와 소재, 구성 요소 혁신을 바탕으로 ‘4F²VG’ 플랫폼과 3차원(3D) D램 기술을 준비해 기술적 한계를 돌파하겠다”고 밝혔다.
4F²VG 플랫폼은 D램의 셀 면적을 최소화하고 수직 게이트 구조를 통해 고집적, 고속, 저전력 D램 구현을 가능하게 하는 차세대 메모리 기술이다. 4F²을 적용하면 같은 크기 칩에 더 많은 셀을 넣어 고용량 메모리를 만들 수 있다는 얘기다. SK하이닉스는 기술 혁신을 통해 이를 극복하고 경쟁력을 확보하겠다는 계획이다.
김채연 기자 why29@hankyung.com
차선용 SK하이닉스 미래기술연구원장(CTO·부사장)은 이날 일본 교토에서 열린 반도체 회로·공정 기술 분야 학술대회 ‘IEEE VLSI 심포지엄 2025’에서 기술적 한계를 넘어서기 위한 미래 D램 기술인 ‘4F²(4F 스퀘어) VG(수직 게이트)’ 플랫폼 도입을 공식화했다.
그는 “현재의 미세 공정은 성능과 용량을 개선하기 어려운 국면에 접어들고 있다”며 “이를 극복하기 위해 10나노 이하에서 구조와 소재, 구성 요소 혁신을 바탕으로 ‘4F²VG’ 플랫폼과 3차원(3D) D램 기술을 준비해 기술적 한계를 돌파하겠다”고 밝혔다.
4F²VG 플랫폼은 D램의 셀 면적을 최소화하고 수직 게이트 구조를 통해 고집적, 고속, 저전력 D램 구현을 가능하게 하는 차세대 메모리 기술이다. 4F²을 적용하면 같은 크기 칩에 더 많은 셀을 넣어 고용량 메모리를 만들 수 있다는 얘기다. SK하이닉스는 기술 혁신을 통해 이를 극복하고 경쟁력을 확보하겠다는 계획이다.
김채연 기자 why29@hankyung.com
관련뉴스
