칩 뒷면에 전력선 깔아 데이터 병목 없앴다…"TSMC 1.6나노 개발"

세계 1위 파운드리(반도체 수탁생산) TSMC가 반도체에 전기를 공급하는 길을 칩 뒷면으로 옮긴 1.6나노미터(㎚·1나노는 10억분의 1m)급 차세대 공정 개발에 성공했다는 대만 언론 보도가 나왔다. TSMC는 이를 통해 기존 2나노 공정보다 성능은 최대 10% 높이고 전력 소비는 최대 20% 낮춘 것으로 알려졌다.

자유시보 등 대만언론이 20일 소식통을 인용해 TSMC가 업계 최고의 웨이퍼 후면전력공급(BSPDN) 기술인 슈퍼파워레일(SPR)을 채택한 옹스트롬(Å·100억분의 1ｍ)급 A16(1.6나노)을 성공적으로 개발하고 검증을 완료했다면서 이같이 밝혔다. 옹스트롬은 1나노를 또다시 10분의 1로 줄인 극초미세 단위다.

TSMC 내부 사정에 정통한 엔지니어 A씨는 한경닷컴에 "이 기술의 핵심은 반도체에 전기를 공급하는 전력선을 기존과 달리 칩 뒷면으로 옮긴 것"이라며 "전력선을 기존 칩 앞면이 아니라 뒷면에 배치하는 기술은 인텔과 삼성 파운드리도 적용하거나 연구 중이지만 TSMC는 전력선과 데이터 신호선이 차지하는 공간 자체를 분리해 전력 손실과 신호 간섭을 줄이고 칩의 성능과 전력 효율을 높였다"고 말했다.

A씨는 학교 복도에 비유해 기술을 설명했다. 그는 "학생(데이터)들이 교실 사이를 오가는 길과 전기·물 등을 공급하는 배관이 모두 같은 복도에 몰려 있으면 복잡해지고 서로 부딪힐 수 있다"며 "반도체에서도 데이터를 주고받는 신호 배선과 전기를 공급하는 전력 배선이 같은 공간을 사용하면 서로 공간을 차지하면서 병목이 발생한다"고 설명했다. 반도체가 작아질수록 칩 안에서 전기가 오가는 길이 복잡해지고 전력 손실도 커지는데, 이를 해결하기 위한 기술이라는 것이다.

TSMC는 이 기술을 적용하기 위해 데이터가 다니는 길과 전기가 들어오는 길을 아예 다른 층으로 나눴다. 기존에는 반도체 웨이퍼의 앞면에서 전력과 신호를 함께 처리했다면 SPR에서는 전력 공급망을 웨이퍼 뒷면으로 옮긴다.

또한 TSMC가 SPR을 통해 전력 공급망을 기존의 웨이퍼 전면이 아닌 후면으로 분리 배치한 다음 VB(Vertical Backside Contacts)를 통해 전력을 각각의 트랜지스터의 소스 및 드레인 영역에 직접 공급한다고 설명했다. 이어 이를 통해 데이터가 오가는 신호 배선과 전력 배선 간의 병목현상 등을 없애 전력 효율과 성능의 극대화에 나섰다고 덧붙였다.

A씨는 "비유해서 설명하면 기존에는 학교 정문 하나로 학생(데이터)과 전기·물자까지 모두 드나들었다면 새로운 방식에서는 학생은 정문으로 이동하고 전기와 물자는 뒷문으로 직접 공급하는 것"이라고 말했다. 서로 이동하는 길이 분리되면서 학교 전체가 훨씬 원활하게 움직일 수 있다고 강조했다.

이렇게 하면 전력 배선과 데이터 신호 배선이 서로 공간을 두고 경쟁할 필요가 없어져 전력 손실을 줄이고 반도체의 성능과 전력 효율을 높일 수 있다. TSMC가 1.6나노급 초미세 공정에서 후면전력공급 기술을 핵심 경쟁력으로 내세우는 이유다.

TSMC는 또 웨이퍼 전면의 게이트 구조, 소자 크기 및 레이아웃 면적에 대한 변동을 최소화해 기존 웨이퍼 설계와의 호환성을 유지했다고 소식통은 전했다. 다른 소식통은 A16이 인공지능(AI)과 고성능컴퓨팅(HPC)에 적합하다면서 올해 4분기부터 양산될 예정이라고 밝혔다. 이어 A16은 TSMC의 2나노 개량형인 N2P 공정 대비 속도는 8∼10% 빠르고, 전력 소비는 15∼20% 줄였으며, 칩 집적도는 8∼10% 향상된 것으로 알려졌다고 설명했다.

그러면서 완전한 노드 전환 기반의 차세대 첨단 실리콘 기술인 A14(1.4나노)의 개발을 위한 중간 단계인 A16 공정 기술의 개발 성공 덕택에 A14의 2028년 양산 계획이 순조롭게 진행될 것으로 내다봤다.

강경주 기자 qurasoha@hankyung.com