대만 TSMC, 1.6나노칩 개발 성공

세계 최대 파운드리(반도체 수탁생산) 업체인 대만 TSMC가 1.6㎚(나노미터·1㎚는 10억분의 1m) 공정을 적용한 칩을 최초로 양산한다. 2㎚이던 초미세화의 벽을 뛰어넘은 것이다.

20일 대만 자유시보 등에 따르면 TSMC는 최근 1.6㎚ 공정 개발과 검증을 끝냈다. 올해 4분기 본격 양산되는 1.6㎚ 칩은 2㎚ 칩보다 연산 속도가 8~10% 빠르고 전력 소비량이 15~20% 적다. 칩 집적도 역시 8~10% 높은 것으로 전해졌다.

이 공정에는 TSMC의 웨이퍼 후면전력공급 기술인 슈퍼파워레일(SPR)을 적용했다.

기존 반도체는 웨이퍼 앞면에 데이터가 이동하는 신호 배선과 전력을 공급하는 배선을 함께 배치한다. 두 배선이 한정된 공간에 배치되면서 반도체 회로가 미세해질수록 병목 현상이 커질 수밖에 없다. TSMC가 전력 공급 배선을 웨이퍼 뒷면으로 옮긴 이유다. 웨이퍼 앞면은 신호 전달에 집중하고, 뒷면에서 각각의 트랜지스터로 전력을 공급하는 방식이다.

이를 통해 신호 배선 공간을 확보하면서 전력 손실을 줄여 성능과 전력 효율을 모두 끌어올렸다. TSMC는 웨이퍼 전면의 게이트 구조와 소자 크기, 레이아웃 면적 등의 변화를 최소화해 기존 웨이퍼 설계와의 호환성도 유지한 것으로 알려졌다.

업계에서는 “이번 1.6㎚ 칩 개발 성공은 차세대 1.4㎚ 공정으로 넘어가기 위한 중간 단계”라고 평가했다. TSMC는 1.4㎚ 칩을 2028년부터 양산한다는 계획을 밝힌 바 있다. TSMC 이사회는 지난 11일 첨단 공정과 패키징 등에 294억4250만달러(약 41조원)에 달하는 자본지출 계획을 승인했다.

김동현 기자 3code@hankyung.com